JK触发器工作原理详细介绍

JK 触发器采用与或非电路结构。其工作原理如下：当 CP 为 0 时，触发器处于一个稳态；CP 从 0 变为 1 时，触发器不翻转，且做好接收输入信号的准备；CP 从 1 变为 0 时，触发器发生翻转；JK 触发器在 CP 下降沿之前接受信息，在 CP 下降沿触发翻转，在 CP 下降沿之后触发器被封锁。

边沿JK 触发器:

电路结构:

采用的是与或非电路结构，它属于下降沿触发的边沿 JK 触发器，这一点如图 7.6.1 所示。

工作原理

1.CP=0时，触发器处于一个稳态。

当 CP 为 0 时，G3 和 G4 被封锁。不管 J 和 K 处于何种状态，Q3 和 Q4 都为 1。另外，G12 和 G22 也被 CP 封锁。所以，由与或非门组成的触发器处于一个稳定状态，这使得输出 Q 和 Q 的状态保持不变。

2.CP由0变1时，触发器不翻转，为接收输入信号作准备。

设触发器原状态分别为 Q 等于 0 以及 Q 等于 1。当 CP 从 0 变为 1 时，存在两个信号通道会对触发器的输出状态产生影响。其中一个信号通道是 G12 和 G22 打开，这会直接对触发器的输出产生作用。另一个信号通道是 G4 和 G3 打开，然后通过 G13 和 G23 来影响触发器的状态。一个通道仅需经过一级与门，另一个通道则需经过一级与非门和一级与门。很明显，CP 的跳变经过前者影响输出的速度比经过后者快很多。当 CP 从 0 变为 1 时，G22 的输出首先从 0 变为 1，此时不管 G23 处于何种状态（也就是不管 J、K 处于何种状态），都能使 Q 保持为 0。Q 连接着 G12 和 G13 的输入端，所以 G12 和 G13 的输出均为 0。因为 G12 和 G13 的输出为 0，所以 G11 的输出 Q = 1，触发器的状态保持不变。CP 从 0 变为 1 之后，G3 和 G4 被打开，从而为接收输入信号 J、K 做好了准备。

3.CP 由1变0时触发器翻转

输入信号中 J 为 1 且 K 为 0，此时 Q3 为 0 且 Q4 为 1，G13 和 G23 的输出都为 0。当 CP 出现下降沿时，G22 的输出从 1 变为 0，这样就有 Q 等于 1，使得 G13 输出为 1，同时 Q 等于 0，触发器发生翻转。CP 变为 0 之后，G3、G4、G12 和 G22 被封锁，且 Q3 等于 Q4 等于 1。因为与非门的延迟时间比与门长，这在制造工艺上是有保证的。所以，Q3 和 Q4 这一新状态的稳定是在触发器翻转之后。由此可以推断出，该触发器在 CP 的下降沿触发翻转，一旦 CP 变为 0 电平，就会将触发器封锁，处于(1)所分析的那种情况。

在 CP 下降沿之后，触发器会被封锁。

功能描述:

边沿型 JK 触发器的状态转移真值表是这样的，它与主从 JK 触发器的状态转移真值表完全一致。边沿型 JK 触发器的特征方程也是如此，和主从 JK 触发器的特征方程完全一致。边沿型 JK 触发器的状态转移图同样如此，与主从 JK 触发器的状态转移图完全一致。边沿型 JK 触发器的激励表也一样，和主从 JK 触发器的激励表完全一致。只是在画工作波形图的时候，不用考虑一次变化现象。

脉冲工作特性:

该触发器不存在一次变化现象。输入信号能够在 CP 触发沿由 1 变为 0 的时刻之前加入。从图 7.6.1 能够看出，该电路要求 J、K 信号要先于 CP 信号的触发沿传输到 G3、G4 的输出端。为此，它们的加入时间至少应该比 CP 的触发沿提前一个与非门的延迟时间。这段时间被称作建立时间 test。

输入信号在负跳变触发沿来到后不必保持。因为即使原来的 J、K 信号发生变化，也要经过一级与非门的延迟才能传输到 G3 和 G4 的输出端。在这之前，触发器已由 G12、G13、G22、G23 的输出状态和触发器原先的状态决定翻转。这种触发器要求输入信号的维持时间很短。所以它具有很高的抗干扰能力。并且因为缩短 tCPH 能够提高工作速度。

触发器从负跳变触发沿开始，到其输出状态稳定下来，这一过程需要一定的延迟时间 tCPL。很明显，这个延迟时间要比两级与或非门的延迟时间长。也就是说，tCPL 要大于 2.8tpd。

综上所述，对边沿JK 触发器归纳为以下几点：

边沿 JK 触发器具备置位功能；边沿 JK 触发器具备复位功能；边沿 JK 触发器具备保持（记忆）功能；边沿 JK 触发器具备计数功能。边沿 JK 触发器属于脉冲触发方式，其触发翻转仅在时钟脉冲的负跳变沿进行。输入信号的接收工作在 CP 下降沿前完成，在下降沿触发翻转，下降沿过后触发器被封锁，因此不存在一次变化的现象，抗干扰性能良好，工作速度较快。

主从JK 触发器:

电路结构:

主从 JK 触发器是由主从 RS 触发器构成的。如图 7.5.1 所示。在主从 RS 触发器的 R 端有一个两输入端的与门 G11，在 S 端有一个两输入端的与门 G10。将 Q 端和输入端通过与门输出作为原 S 端，此时的输入端称为 J 端。将 Q 端与输入端通过与门输出作为原 R 端，此时的输入端称为 K 端。

主从JK触发器工作原理

上面的电路可以得出 S 等于 JQ，R 等于 KQ。将其代入主从 RS 触发器的特征方程之中，便可以得到相应结果。

当

J=1，K=0时，Qn+1=1；

J=0，K=1时，Qn+1=0；

J=K=0时，Qn+1=Qn；

J=K=1时，Qn+1=-Qn（Qn非）；

从以上分析可知，主从 JK 触发器不存在约束条件。当 J = K = 1 时，每输入一个时钟脉冲，触发器就会翻转一次。这种触发器的工作状态被称作计数状态，通过触发器翻转的次数能够计算出输入时钟脉冲的个数。

功能描述:

特征方程：

状态转移真值表：

状态转换图：

脉冲工作特性

保持时间：为了让触发器能够可靠地翻转，输入信号需要维持一定的时间，这个时间被称为保持时间，用 tH 来表示。要求 CP = 1 期间，J、K 的状态需保持不变。同时 CP = 1 的时间为 tWH，那么就应该满足 tH 要大于等于 tWH。

最高时钟频率：主从触发器是由两个同步 RS 触发器组成的。根据同步 RS 触发器的动态特性可知，为了保证主触发器可靠翻转，CP 高电平的持续时间 tWH 应大于 3 倍的 tpd。同样地，为了确保从触发器能够可靠地翻转，CP 处于低电平的持续时间 tWL 也需要大于 3tpd。所以，时钟信号的最小周期是：Tc(min)≥6tpd ，而最高时钟频率 fc(max)则小于等于 1/6tpd 。

如果将图 7.5.5 中的 J、K 触发器接成 T 触发器来使用，也就是把 J 和 K 相连后接至高电平，那么最高时钟频率会更低一些。因为从 CP 的下降沿开始，到输出端的新状态稳定建立，所需的时间是 tPHL≥4tpd。如果 CP 信号的占空比为 50%，那么 CP 信号的最高频率只能达到 fc(max)=1÷(1/8tpd)

集成触发器：

集成 JK 触发器的产品有很多，现在来介绍一种较为典型的高速 CMOS 双 JK 触发器 HC76。这种触发器里面包含两个相同的 JK 触发器，并且它们都具备预置和清零输入。它属于负跳沿触发的边沿触发器，其逻辑符号以及引脚分布如下图 7.5.6 所示，功能表则如表 7.5.1 所示。如果一片集成器件中有多个触发器，通常会在符号的前面（或者后面）加上数字，这样做是为了表示不同触发器的输入、输出信号。例如，C1 与 1J、1K 属于同一个触发器。

综上所述，对主从JK 触发器归纳为以下的几点：

1.主从JK触发器具有置位、复位、保持（记忆）和计数功能；

触发翻转仅在时钟脉冲的负跳变沿出现。

3.不存在约束条件，但存在一次变化现象。

在 CP = 1 期间，主触发器一直在接收数据。主触发器在某些条件下，比如 Q = 0 且 CP = 1 期间 J 端出现正跳沿干扰，或者 Q = 1 且 CP = 1 期间 K 端出现正跳沿干扰时，不能完全随输入信号的变化而发生相应的变化。这样就导致了一次变化的产生，进而影响了从触发器状态与输入信号的不对应。

主从jk触发器电路及工作原理

1．电路组成和符号

基本 RS 触发器有约束条件 RS＝0 的限制，不允许 R＝S＝１出现，否则触发器状态不确定。同步 RS 触发器也有此约束条件，不允许 R＝S＝１出现，否则触发器状态不确定。主从 RS 触发器同样有约束条件 RS＝0 的限制，不允许 R＝S＝１出现，否则触发器状态不确定。

图中所示的主从 JK 触发器无需约束条件。图里的 J 和 K 是信号输入端，CP 为时钟脉冲。在符号图中，CP 一端标有小圆圈，这表明脉冲下降沿是有效的。它与主从 RS 触发器的不同之处在于：将 S 改成了 J，把 R 改成了 K；并且把 Q 引回到 H 门的输入端，把 Q 引回到 G 门的输入端。这样能够避免在输入端出现全部为 1 的那种不确定的情形，进而把约束的问题给解决了。

2．工作原理

工作原理与主从 RS 触发器大致相同。从图中能够看出，G 门和 H 门的输入信号，除了 CP 之外，还有 J 和 K 这两个控制信号，以及反馈回来的输出信号，也就是说 G 门的输入是 J、

与主从RS触发器电路比较可得：

JK 触发器为了进一步扩展其逻辑功能，除了具备控制输入端 J 和 K 之外，还拥有异步置 1 端。

端为高电平时，则触发器直接置0；同理当

当时，触发器会直接被置为 1。异步输入端常常被用于让触发器预先设置成所需要的状态。在预置工作完成之后，应该一直保持高电平，这样触发器就能按照 JK 方式进行工作。在图（ｂ）中，端标有小圆圈，这表示低电平是有效的。